直接数字频率合成技术（DDS）具有频率分辨率高、频率转换快、相位连续等优点，成为了现代频率合成领域的前沿课题，在现代通信、微机械系统、电子对抗等领域具有重要应用。DDS的关键模块为相幅转换电路，传统方法通过ROM查找表实现，但ROM容量限制了其性能的提升。随着半导体工艺的发展，通过坐标旋转数字计算机(CORDIC)算法进行实时计算来代替ROM查找表成为了可能，本文的目的是设计高分辨率高精度的CORDIC　DDS电路，主要工作如下：
首先研究了CORDIC算法，设计了流水线CORDIC运算电路结构，作为DDS的相幅转换模块。通过对所设计电路结构的误差分析，建立了能够控制总体误差的参数确定流程。设计了输出截断误差处理模块，对结果输出过程中由于位数截断产生的二次误差进行处理，提高了DDS电路各个输出位数下的精度。探讨了DDS电路对多种位数DAC的兼容设计，使其能够搭载不同位数的DAC以适应不同要求的场合，可避免重复设计和版图修改，降低了设计成本及风险。
在SMIC　0.13微米工艺下利用Design　Compiler完成了电路综合，分别生成200MHz与520MHz工作频率的两种DDS电路，其中520MHz为此工艺下所设计DDS能达到的最高工作频率。在Cadence环境下搭建了数模混合仿真平台，加载DAC及低通滤波器(LPF)后利用AMS仿真器进行数模混仿，验证了DDS的逻辑功能及输出性能。搭建了FPGA验证平台，验证了硬件环境下DDS电路工作的可靠性及有效性。结果表明，　14位输出时，200MHz工作频率的电路消耗硬件资源约43320等效门，频率分辨率达到0.0466Hz，SFDR约为112dB；520MHz工作频率的电路消耗硬件资源约64520等效门，频率分辨率为0.121Hz，SFDR约为112dB。